新闻中心
最新资讯
新闻中心

使用 HLS 设计视觉和深度学习定制硬件加速器研讨会

更新日期:2019-03-22 17:32:59  浏览次数:3719次  作者:admin  【打印此页】  【关闭

会议介绍

深度学习应用,尤其是使用图像作为输入的计算机视觉应用,当前正在急剧增长。从自动驾驶汽车到医疗保健,我们可以在各种场合看到这些应用的重大进展。但是,需要作为推理解决方案在边缘部署的 AI 应用受到实现应用所需功耗和性能的挑战。NVIDIA、Google、Bosch、Qualcomm 等许多领先公司都已经采用High-Level Synthesis (HLS) 来解决这个问题。在他们的设计和验证流程中使用 HLS 可帮助他们将想法变成实际的芯片,PPA(功耗、性能和面积)相当于手动编码的 RTL,但只需要很短的时间。


此技术研讨会专门针对以下群体:对 HLS 知之甚少者,以及虽熟悉其概念、但需要在实际示例中将其应用于计算机视觉和深度学习实现的人员。本次研讨会首先介绍基本 HLS 概念,并提供易于理解的示例。然后研讨会将介绍深度神经网络的示例实现,用于对象检测和在深度学习框架内开发和测试硬件,例如 TensorFlow 或Caffe。然后,研讨会将所有内容与 CPU、子系统和软件结合在一起,在仿真中进行 ASIC 验证,然后针对 FPGA进行现场演示。


在研讨会结束时,每名与会者都将获得 90 天的 HLS 免费按需培训,培训期间可使用 Catapult HLS 进行实机操作。


参加对象

●有兴趣转向 HLS 以提高设计和验证效率的 RTL 设计人员或项目经理。

在图像处理、计算机视觉、机器和深度学习领域对快速且准确地探索功耗及性能指标感兴趣的架构师或考虑硬件实现代价的算法开发人员。

●只有几位硬件设计人员和多位软件专家的新项目团队,而且他们希望能够为计算机视觉或深度学习市场快速创建高性能 FPGA 或 ASIC IP。


学习内容